製品情報。NEWS

EW PRODUCTS & NEWS

PCI Express やギガビット Ethernet などに対応したトランシーバを備えた FPGA Arria GXファミリ

米国 Altera 社は,最大2.5Gbps のトラン シーバを備えた FPGA「Arria GX ファミ リ」5品種を発売した.トランシーバは, PCI Express(×1,×4)やギガビット Ethernet, Serial RapidIO(x 1, x 4)00 送受信に使える.本FPGAは,産業機器や 医療機器,通信機器のバス・ブリッジのほ か, CPUやDSPのコプロセッサとしても 利用できるという.

本 FPGA の等価 LE 数は 21,580 ~

90,220. 最大12個のトランシーバと最大 4.5M ビットのメモリを内蔵する.また, DDR/DDR2メモリのインターフェースを 備える.動画像処理,信号処理,エラー訂 正,プロトコル処理,メモリ・インター フェースなどの各種 IP(intellectual property)を用意する、本 FPGA の開発に は,同社の開発ツール「Quartus II v7.1」 を用いる(Web Edition も利用可).

2007年8月からPCI Express アプリケー

ション向けの開発キットを提供する予定. サブボードを接続することで、ギガビット Ethernet と Serial RapidIOの評価も行え るという.

本 FPGA は , 同社の FPGA「Stratix II」 のアーキテクチャを基に開発した.シグナ ル・インテグリティに配慮して、ワイヤ・ ボンディングを使用しないフリップ・チッ プ実装を採用した.90nmプロセスを用い て製造する.

表1 Arria GX ファミリの概要

型 名	EP1AGX20	EP1AGX35	EP1AGX50	EP1AGX60	EP1AGX90
等価ロジック・ エレメント(LE)数	21,580	33,520	50,160	60,100	90,220
トランシーバ・チャネル数	4	4/8	4/8	4/8/12	12
合計メモリ(M ビット)	1.2	1.3	2.5	2.5	4.5
DSP ブロック数	10	14	26	32	44
PLL 数	4	4	4/8	4/8	8
最大ユーザ I/O ピン数	341	341	514	514	538

価格

50 **ドル** EP1AGX50CF484C6, 25,000 個 購入時の単価)

連絡先

日本アルテラ株式会社

TEL 03-3340-9480 japan@altera.com http://www.altera.co.jp/

デュアルコアとシングル・コアの通信/ネットワーク機器向けMIPS プロセッサ XLS

米国 Raza Microelectronics 社は,デュ アルコアとシングル・コアの MIPS プロ セッサ・ファミリ「XLS」を発売する. MIPS64 命令セット・アーキテクチャに準 拠する、同社がこれまで提供してきた2~ 8CPU コアの MIPS プロセッサ・ファミリ 「XLR」と,オプジェクト・コード・レベル の互換性がある、同社では、XLSを XLR のローエンド版と位置付けている. 例えば, 基幹系の通信モジュールやセキュリティ機 能を備える無線LANスイッチ、セキュリ ティ・サーバなどへの搭載を想定している.

CPU コアの動作周波数は600MHz~ 1.2GHz. 一つの CPU コアは, 2 個または4 個のスレッドを同時に処理する.各CPU コアは,16K~32Kバイトの命令キャッ シュと16K~32Kバイトのデータ・キャッ シュを備えている.

サンプル出荷は2007年6月から,量産出 荷は同年第3四半期から開始する予定.

30 ドルから (量産時の単価)

連絡先

インターニックス株式会社

TEL 03-5322-1700 razamicro@internix.co.jp http://www.internix.co.jp/

表1 XLS ファミリの概要

	XLS608	XLS608	XLS608	XLS608	XLS608
動作周波数	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz
CPU コア数/スレッド数	2コア/8スレッド	2コア/8スレッド	1コア/4スレッド	1コア/4スレッド	1コア/2スレッド
命令/データ・キャッシュ	32Kバイト/32Kバイト	32Kバイト/32Kバイト	32Kバイト/32Kバイト	32Kバイト/32Kバイト	16Kバイト/16Kバイト
2次キャッシュ	1M バイト	1Mバイト	512K バイト	512K バイト	256Kバイト
セキュリティ処理性能	2.5Gbps	2.5Gbps	1.25Gbps	1.25Gbps	612Mbps
データ圧縮/伸張処理性能	2.5Gbps	2.5Gbps	1.25Gbps	-	-
DDR2メモリ・インター フェース	36 ビット幅×4ポート または72 ビット幅×2 ポート	36 ビット幅×2ポート または72 ビット幅×2 ポート	36 ビット幅×2ポート または72 ビット幅×1 ポート	36 ビット幅×1ポート	36 ビット幅 × 1 ポート
ギガビットEthernet ポート	8ポート	6ポート	6ポート	4ポート	2ポート
USB 2.0 インターフェース	2ポート	2ポート	2ポート	1ポート	1ポート
PCI Express インターフェース	×2レーン,2ポート	×2レーン,2ポート	×2レーン,2ポート	×1レーン,2ポート	×1レーン,2ポート

USB 2.0 インターフェースを備えた Virtex-5 LX ボード VX-USBII

プライムシステムズは,米国 Xilinx 社製 の FPGA である Virtex-5 LX シリーズを搭 載した開発ボード「VX-USBII」を発売した. USB 2.0 インターフェースを備える. 搭載 する FPGA が異なる3機種を用意した. 「VX-USB2/50C1」は50.000 ロジック・セ ルと216Kバイトの内蔵RAMを備える. 「VX-USB2/80C1」は85.000 ロジック・セ ルと432Kバイトの内蔵RAMを備える. 「VX-USB2/110C1」は110,000ロジック・ セルと576K バイトの内蔵 RAM を備える. USB インターフェースを備えたデータ収集

装置や画像処理機器,通信機器などの開発 に利用できるという. USB2.0 の実効デー 夕転送速度は30Mbps.

本開発ボードは,36Mビットの同期 SRAM を二つ備え,データをバッファリン グしながら画像処理やフラット・パネル・ ディスプレイ(FPD)への画像表示を行え る. また, A-D コンバータを搭載したサブ ボードを接続できる.さらに,米国 Agilent Technologies 社のロジック・アナ ライザのプローブを接続でき, FPGA内の 信号を容易に観測できる.

価格

330,000 円 (5 万ロジック・セル, 216K バ イト内蔵RAM) 430.000 円 (8.5 万ロジック・セル, 432K バイト内蔵 RAM) 530,000 円 (11 万ロジック・セル,576K バイト内蔵 RAM)

連絡先 有限会社プライムシステムズ

TEL 0266-70-1171 info@prime-sys.co.jp http://www.prime-sys.co.jp/

1M ポイントのメモリを備えた、100MHz~500MHz帯域のオシロスコープ DS05000 シリーズ

米国 Agilent Technologies社は, 100 MHz~500MHz帯域のオシロスコープ 「DSO5000シリーズ」6機種を発売した. 1M ポイント分のメモリを備え,2チャネル もしくは4チャネルを測定できる.「DSO 5012A」と「DSO5014A」はそれぞれ100 MHzの2チャネル品と4チャネル品,「DSO 5032A」と「DSO5034A」はそれぞれ300MHz の2チャネル品と4チャネル品、「DSO 5052A 」と「DSO5054A 」はそれぞれ500MHz の2チャネル品と4チャネル品である. DSO5052A と DSO5054A のサンプリン

グ・レートは4Gサンプル/s, それ以外は 2G サンプル/s.パルス幅が数 ns の信号波 形を数msの間モニタしたいモータや音声 などの解析, および電源投入シーケンスの 不具合解析などに使える.

本オシロスコープは,10msごとに波形 を更新する.ディスプレイは256輝度階調 の XGA(1024 ピクセル×768 ピクセル). 外形寸法は354mm × 188mm × 174mm で,重量は4.1kg.外部インターフェース として, USBやEthernet, GPIBを備え る.コンピュータや通信機器,家電機器, 産業機器などの開発・テストに利用できる という.

490,177 円(DSO5012A,100MHz,2チャネル) 593,046 円(DSO5014A,100MHz,4 チャネル) 665,674円(DSO5032A,300MHz,2チャネル) 835,098 円(DSO5034A,300MHz,4チャネル) 992,500円(DSO5052A,500MHz,2チャネル) 1,209,764 円(DSO5054A,500MHz,4チャネル)

アジレント・テクノロジー株式会社

TEL 0120-421-345 http://www.agilent.co.jp/

デュアル・コアのSHマイコン SH7205, SH7265

ルネサス テクノロジは,2個のSH2A-CPU コアを搭載するマイクロコントローラ 「SH7205」と「SH7265」を発売する. 同社 は,こうした製品を「SH2A-DUAL」と呼 んでいる.動作周波数は最大200MHz.処 理性能は最大 480Dhrystone MIPS(million instructions per second), 浮動小数 点演算性能は400MFLOPS(mega floating point number operations per second). SH7205 は家電機器や産業用機器, SH7265 はカー・オーディオ機器やカー・ナビゲー ション機器,マルチメディア機器などにお

ける利用を想定して開発した.

内部バスは, CPU コアごとに別々に用意 した. すなわち, CPU用とDMAC(direct memory access controller)用に2層ずつ, 合計4層のマルチレイヤ・バス構成とした. これにより,一方のCPUがバスを占有し て,他方のCPUの処理に待ち時間が発生 するといったことがなくなる.

また,各CPUの上で異なるOSを稼働さ せることができる. さらに, CPU間の通信 機能を用意した、一方のCPUで処理中の 状態やデータをもう一方の CPU に伝達す

るためのメモリを備えている.

価格

2,500 円(SH7205, サンプル価格) 2,600 ~ 2,800 円(SH7265, サンプル価格)

連絡先

株式会社ルネサス テクノロジ

TEL 03-5201-5214 csc@renesas.com http://japan.renesas.com/

4 チャネルのスイッチング電源をディジタル制御できるIC

UCD9240

米国 Texas Instruments 社は, 4チャネ ルのスイッチング電源をディジタル制御で きる IC「UCD9240」を発売した. 各電源を, 分解能 250ps の PWM(pulse width modulation)で制御し,2MHzのスイッチングが 可能.本ICはARM7コアを搭載する.こ れにより, ON/OFF シーケンスなどの制御 を行う.フィードバック・ループのフィル タ演算やPWM 信号の生成を行うための ハードウェア・ブロックも備える.POL (point of load)電源などに使えるという.

本ICの開発環境として、「デジタル・パ ワー開発用 GUI」と呼ばれる GUI ベースの ツール群を用意する. 例えば, 出力電圧や ON/OFFの遅延,過電圧保護などの電源 パラメータを設定するツールや、ゲイン特 性と位相特性を設定すると適切な電源パラ メータを計算するツールなどがある.ディ ジタル電源制御用の通信規格であるPMBus を介して、パソコンからパラメータを設定 できる、また、PMBusを介して本ICの入 力電圧や出力電圧,出力電流,温度などの 動作状況をモニタするツールも提供する.

同社は,本ICで制御できるDC-DCコン バータ・モジュール2品種を同時に発売し た.「PTD08A010W」の最大出力電流は 10A ,「PTD08A020W」の最大出力電流は 20A. ともに入力電圧は4.75V~14V,出 力電圧は0.7V~3.6V.

価格

5.95 ドル (UCD9240, 1,000 個購入時の単価) 8.50 ドル PTD08A010W , 1,000 個購入時の単価) 12.90 ドル PTD08A020W , 1,000 個購入 時の単価)

連絡先

日本テキサス・インスツルメンツ株式会社 http://www.tij.co.jp/pic/

NEWS

機能分散型マルチコア・プロセッサ対応 OS の製品化など,TOPPERS 関連の発表が続々

TOPPERS プロジェクトは,機能分散型 マルチコア・プロセッサに対応した商用 TOPPERS OS が開発されたことや,保護 機能OSの実証実験を開始したこと、およ びFAT仕様準拠ファイル・システムを公 開したことを発表した.TOPPERSプロ ジェクトは, μ ITRON 仕様準拠の組み込 み向けオープン・ソース OS「TOPPERS」 などを開発している NPO 法人である.

エーアイコーポレーションは2007年6月 から商用 TOPPERS OS「TOPPERS-Pro マルチ/FDMP」の出荷を開始する、米国 Altera 社の FPGA 向けソフト・マクロ CPU コア「Nios II」を FPGA 上に並べて構 成したマルチコア・プロセッサに対応する. これは, TOPPERS プロジェクトが開発し た機能分散型マルチプロセッサ対応OS 「TOPPERS/FDMP」のNios II 版をベース に,同社のTCP/IPプロトコル・スタック や電源断対応ファイル・システムを追加し たものである.

FDMPカーネルが対応する機能分散型と は,複数のCPUコアが存在する環境で各 CPU コアに固定的に機能を割り当てる方式 である. 各CPUコアには, 例えば演算用 や1/0用などの機能が割り振られる. 各夕 スクはCPUコア間を移動せず,特定の CPU コアに割り当てられる.

また,名古屋大学 大学院情報科学研究 科 組込みリアルタイムシステム研究室(高 田・冨山研究室),名古屋市工業研究所, アイシン精機,ヴィッツ,サニー技研,東 海ソフト,豊通エレクトロニクスなどは, 自動車用 ECU(engine control unit)向け の保護機能OSと車載通信ミドルウェア (CAN用, LIN用)を開発した.この保護 機能OSは, TOPPERS/OSEK カーネルに メモリ保護機能と時間保護機能を追加した ものである.

メモリ保護機能を使うことにより,ほか のタスクやカーネルへの不当なメモリ・ア クセスを禁止でき,プログラムのバグによ るカーネルやアプリケーションの破壊を防 止できる.この機能を実現するためには, CPUにメモリ保護を行う機能が必要にな る.そこで,保護機能OSの開発グループ はルネサス テクノロジと協力して,同社 の CPU である「M32R-II」に MPU (memory protection unit;メモリ保護ユ ニット)を追加したCPUを開発した. 「MPU機能をM32R-IIに追加するにあた り,研究グループから仕様を提示し,ルネ サス テクノロジが開発を行った.今回提 示した MPUは,世界標準の一歩先の機能

を有している』、ヴィッツ 開発第三部の服 部博行氏). 現段階では MPU 機能付き M32R-II プロセッサは, FPGA 上に実装さ れているが,最終的には評価用チップの製 造を検討している.

時間保護機能は,マルチタスクOSの環 境下で,タスクに割り当てられる CPU 時 間を確保する機能である、今回の実装では, デッドライン・モニタリング方式と階層型 スケジューラ方式を採用している.

車載通信ミドルウェアは, CAN 通信お よびLIN 通信を行うミドルウェアである. OS上で動作するものと OS がなくても動作 するものを開発した.現在,TOPPERSプ ロジェクト会員向けに早期リリースを始め ている.会員による評価終了後に一般公開 を行う予定である.

さらに, TOPPERS プロジェクトは, FAT 仕様準拠ファイル・システム「FatFs for TOPPERS」の公開を開始した.これ は, TOPPERS/JSP カーネルで動作する ファイル・システムである.

連絡先

NPO 法人 TOPPERS プロジェクト TEL 03-3865-5616 http://www.toppers.jp/